

Esercitazione del 19/1/2011 – Costruire un MicroMISP

Descrizione

L'obiettivo di questo esercizio è creare una CPU semplificata che lavori con word di 4 bit, sia per i dati che per gli indirizzi. Lo spazio di indirizzamento con parole di 4 bit è di $2^4 = 16$ istruzioni e dati. Se usiamo istruzioni a lunghezza fissa, come nel MIPS, e di lunghezza di una 1 word il numero di istruzioni diverse realizzabili è al più $2^4 = 16$ istruzioni¹.

Decidiamo di adottare come idea generale la struttura del MIPS: una memoria istruzioni ed una memoria dati separate, una ALU per eseguire calcoli sui valori contenuti nei registri del register file, in questo caso ridotto a soli due registri a 4 bit, uniche operazioni consentite con la memoria dati sono il trasferimento dati da e verso i registri.

Individuiamo un set minimo di istruzioni.

Occorre una coppia di istruzioni per trasferire dati da e verso la memoria, ad esempio LW e SW.

Occorre anche un'insieme di istruzioni aritmetiche per realizzare qualche operazione sui registri. Se ci limitiamo ad addizioni e sottrazioni possiamo definire le istruzioni ADD e SUB.

Occorre pure una coppia di istruzioni per modificare il flusso delle istruzioni, in maniera condizionata e non condizionata, ad esempio JUMP e BRANCH.

Infine occorre definire un'istruzione per poter settare i registri ad un valore prefissato, ad esempio una costante. Per semplicità, definiamo un'istruzione per settare A in maniera simile a come avviene nel MIPS, ad esempio LI, ed un'altra istruzione per scambiare tra loro il contenuto dei registri A e B, ad esempio SWAP. Come nel MIPS sorge il problema di come indicare parole di 4 bit all'interno di istruzioni di lunghezza fissa anch'esse di 4 bit. Nel MIPS il problema è risolto definendo due istruzioni, una per caricare la parte bassa della word, la pseudo-istruzione LI, ed una per caricare la parte alta dei registri, l'istruzione LUI. Nel nostro caso adottiamo una soluzione hardware che ci permette di definire una sola istruzione per entrambi gli scopi: definiamo un'istruzione LI simile al MIPS in grado di caricare la parte bassa della word a 4 bit del registro A, contemporaneamente useremo i due bit bassi che verranno riscritti per completare la parte alta di A. In pratica quello che realizziamo è un'istruzione di caricamento a shift verso sinistra che carica 2 bit alla volta. Un caricamento completo si ottiene con due operazioni LI successive, una per definire la parte alta del registro ed una per definire la parte bassa.

Poichè la lunghezza degli opcode è estremamente ridotta ed il numero di registri limitato decidiamo di dedicare tutto lo spazio disponibile, 4 bit, per l'opcode. In pratica questo ci obbliga a definire istruzioni che manipolano i registri in un modo fissato, al contrario di come avviene nel MIPS in cui è possibile definire quali registri sono interessati dall'istruzione. Decidiamo quindi che le operazioni sulla memoria useranno sempre il registro A per gli indirizzi ed il registro B per i dati in ingresso ed uscita. Per le operazioni aritmetiche il calcolo andrà sempre eseguito considerando come primo operando A e come secondo B ed il risultato finale sarà sempre memorizzato in B. Infine le operazioni di salto useranno sempre A come indirizzo finale ed i salti condizionati saranno decisi dalla ALU considerando direttamente valore del secondo operando, cioè il registro B, e valutando se è uguale a zero, senza eseguire nessun calcolo.

¹ Chiaramente una CPU con queste caratteristiche è inutilizzabile in applicazioni reali ed ha il solo scopo di mettere in evidenza alcuni aspetti del funzionamento delle CPU di tipo RISC.

Instruction set

Di seguito è indicato l'istruzione set della MicroMISP definita sopra: nella colonna descrizione è descritto formalmente il comportamento di ogni istruzione.

Instruction	Op ₃	Op ₂	Op ₁	Op ₀	Descrizione
ADD/SUB SWAP	0	0	~Add/Sub	~Swap/Add-Sub	Se Op ₀ =1 e Op ₁ =0 → B=A+B Se Op ₀ =1 e Op ₁ =1 → B=A-B Se Op ₀ =0 → A↔B PC=PC+1
LI	0	1	b ₁	b ₀	A=A ₁ A ₀ b ₁ b ₀ , PC=PC+1
LW/SW	1	0	~Lw/Sw	0	Se Op ₁ =0 → B=MEM[A] Se Op ₁ =1 → MEM[A]=B PC=PC+1
JUMP/BRANCH	1	1	~Jump/Branch	0	Se Op ₁ =0 → PC=A Se Op ₁ =1 e B=0 → PC=A Se Op ₁ =1 e B=0 → PC=PC+1

Per le istruzioni multiple, come ADD/SUB, i campi Op₁ e Op₀ vanno presi a 0 (voce indicata con la negazione ~) oppure 1 (voce senza negazione) a seconda della funzione richiesta.


Esempio: Per l'istruzione ADD bisogna prendere il bit Op₁ uguale 0 ed il bit Op₀ uguale 1; l'opcode è quindi uguale a 0001.

Esempi di programmi

```
MEM[1]=4+2:      0x1: 01002  LI 00
                  0x1: 01102  LI 10      ; A := 2
                  0x1: 00002  SWAP     ; B := 2
                  0x1: 01102  LI 01
                  0x1: 01002  LI 00      ; A := 4
                  0x1: 00012  ADD      ; B := A+B = 4+2 = 6
                  0x1: 01002  LI 00
                  0x1: 01012  LI 01      ; A :=1
                  0x1: 10102  SW      ; MEM[A]=B

IF (MEM[1]=0) A=1 0x1: 01002  LI 00
ELSE A=0          0x2: 01012  LI 01      ; A :=1
                  0x3: 10002  LW      ; B := MEM[A] = MEM[1]
                  0x4: 01102  LI 10
                  0x5: 01102  LI 10      ; A=0A
                  0x6: 11102  BRANCH  ; Jump to 0xA If B=0
                  0x7: 01002  LI 00
                  0x8: 01012  LI 01      ; A=1
                  0x9: .....  .....  ; altro codice
                  0xA: 01002  LI 00
                  0xB: 01002  LI 00      ; A=0
                  0xC: .....  .....  ; altro codice
```

Schema circuitale della MicroMIPS



MicroMIPS

Tabella di verità dell'unità di controllo

Di seguito è implementata la tabella di verità dell'unità di controllo. AluOp vale 0 quando occorre eseguire la somma, vale 1 quando occorre la sottrazione.

Instr.	Op ₃	Op ₂	Op ₁	Op ₀	Asrc	Bsrc	AWr	BWr	MemToReg	Aluop	MemRd	MemWr	Jump	Branch
SWAP	0	0	0	0	1	0	1	1	X	X	0	0	0	0
ADD	0	0	0	1	X	1	0	1	0	0(+)	0	0	0	0
SUB	0	0	1	1	X	1	0	1	0	1(-)	0	0	0	0
LI	0	1	b ₁	b ₀	0	X	1	0	X	X	0	0	0	0
LW	1	0	0	0	X	1	0	1	1	X	1	0	0	0
SW	1	0	1	0	X	X	0	0	X	X	0	1	0	0
JUMP	1	1	0	0	X	X	0	0	X	X	0	0	1	X
BRANCH	1	1	1	0	X	X	0	0	X	X	0	0	0	1

Tabella completa

Diamo una versione completa della tabella da usare per realizzare lo schema circuitale dell'unità di controllo. I valori indeterminati sono stati presi in modo da semplificare le funzioni dei segnali.

Instr.	Op ₃	Op ₂	Op ₁	Op ₀	Asrc	Bsrc	AWr	BWr	MemToReg	Aluop	MemRd	MemWr	Jump	Branch
SWAP	0	0	0	0	1	0	1	1	0	0	0	0	0	0
ADD	0	0	0	1	1	1	0	1	0	0	0	0	0	0
SUB	0	0	1	1	1	1	0	1	0	1	0	0	0	0
LI	0	1	b ₁	b ₀	0	b ₀	1	0	0	b ₁	0	0	0	0
LW	1	0	0	0	1	1	0	1	1	0	1	0	0	0
SW	1	0	1	0	1	1	0	0	1	1	0	1	0	0
JUMP	1	1	0	0	0	1	0	0	1	0	0	0	1	1
BRANCH	1	1	1	0	0	1	0	0	1	1	0	0	0	1

$$\text{Asrc} = \sim\text{Op}_2$$

$$\text{Bsrc} = (\text{Op}_3 + \text{Op}_0)$$

$$\text{AWr} = (\sim\text{Op}_3 \sim\text{Op}_2) \sim\text{Op}_0 + (\sim\text{Op}_3 \text{Op}_2)$$

$$\begin{aligned} \text{BWr} &= (\sim\text{Op}_3 \sim\text{Op}_2) + [(\text{Op}_3 \sim\text{Op}_2) \sim\text{Op}_1] \\ &= (\sim\text{Op}_3 \sim\text{Op}_2) + \sim\text{Op}_2 \sim\text{Op}_1 \end{aligned}$$

$$\text{MemToReg} = \text{Op}_3$$

$$\text{AluOp} = \text{Op}_1$$

$$\text{MemRd} = [(\text{Op}_3 \sim\text{Op}_2) \sim\text{Op}_1]$$

$$\text{MemWr} = (\text{Op}_3 \sim\text{Op}_2) \text{Op}_1$$

$$\text{Jump} = (\text{Op}_3 \text{Op}_2) \sim\text{Op}_1$$

$$\text{Branch} = (\text{Op}_3 \text{Op}_2)$$

